DIALOG(R)File 347:JAPIO

(c) 2000 JPO & JAPIO. All rts. reserv.

03657027 **Image available**

MANUFACTURE OF INSULATING FILM AND MANUFACTURE OF THIN FILM **TRANSISTOR**

PUB. NO.:

04-022127 [JP 4022127 A]

PUBLISHED:

January 27, 1992 (19920127)

INVENTOR(s): FURUTA MAMORU

APPLICANT(s): MATSUSHITA ELECTRIC IND CO LTD [000582] (A Japanese Company

or Corporation), JP (Japan)

APPL. NO.:

02-128476 [JP 90128476]

FILED:

May 17, 1990 (19900517)

INTL CLASS:

[5] H01L-021/316; H01L-021/318; H01L-029/784

JAPIO CLASS: 42.2 (ELECTRONICS -- Solid State Components)

JAPIO KEYWORD:R002 (LASERS); R097 (ELECTRONIC MATERIALS -- Metal Oxide

Semiconductors, MOS)

JOURNAL:

Section: E, Section No. 1197, Vol. 16, No. 185, Pg. 10, May

06, 1992 (19920506)

ABSTRACT

PURPOSE: To improve transistor characteristics, by forming an insulating film of high quality on a semiconductor thin film surface at a low temperature, and modifying the semiconductor thin film at the same time as the forming of the insulating film.

CONSTITUTION: In an atmosphere containing at least one or more kinds of gases out of atmospheres containing oxygen, oxygen compound, water vapor, and nitrogen as constitution elements, silicon semiconductor is irradiated with an energy beam like laser light and electron beam, and the silicon semiconductor is partially melted or turned into a semimelted state, thereby generating the surface reaction with oxygen or nitrogen in the atmospheric gas, and forming a silicon oxide thin film or a silicon nitride thin film on the silicon semiconductor surface. The melting time of silicon semiconductor for the insulating film formed by this invention is short as compared with the case of thermal oxidation method and the like, so that said film is formed only on the extreme surface part. As to the quality of an insulating film, a superior insulating film wherein interfacial levels and pin holes are few can be formed.

19日本国特許庁(JP)

10 特許出顧公開

◎ 公開特許公報(A) 平4-22127

⊕Int. Cl. 5

識別記号

庁内整理番号

❷公開 平成 4年(1992) 1月27日

H 01 L 21/316 21/318 29/784 A 6940-4M A 6940-4M

> 9056-4M H 01 L 29/78 3 1 1 F 審査顕求 未請求 請求項の数 4 (全5頁)

60発明の名称

絶縁膜の製造方法及び薄膜トランジスタの製造方法

②特 願 平2-128476

②出 願 平2(1990)5月17日

@発明者 古

古 田

न

大阪府門真市大字門真1006番地 松下電器産業株式会社内

勿出 願 人 松下電器産業株式会社

大阪府門真市大字門真1006番地

四代 理 人 弁理士 粟野 重孝 外1名

明 細 書

1. 発明の名称

絶縁膜の製造方法及び薄膜トランジスタの製造 方法

2. 特許請求の範囲

- (i) 基板上に半導体薄膜を形成する工程と、前記 半導体薄膜に対し酸素、酸素化合物、水蒸気のう ち少なくとも一種類以上のガスを含む雰囲気中に 於いてエネルギービームの照射を行う工程を少な くとも有する絶縁膜の製造方法。
- (2) 基板上に半導体薄膜を形成する工程と、前記半導体薄膜に対し酸素、酸素化合物、水蒸気のうち少なくとも一種類以上のガスを含む雰囲気中に於いてエネルギービームの照射を行い絶縁膜を形成する工程と、前記絶縁膜を選択的に除去して少なる工程と、前記絶縁膜を選択的に除去して少なくとも成る薄膜トランジスタの製造方法。
- (3) 基板上に半導体薄膜を形成する工程と、前記 半導体薄膜に対し酸素、酸素化合物、水蒸気のう

ち少なくとも一種類以上のガスを含む雰囲気中に 於いてエネルギービームの照射を行い絶縁膜を形成する工程と、前記絶縁膜直上に第2の絶縁膜を 形成する工程を有することを特徴とする薄膜トラ ンジスタの製造方法。

- (4) 基板上に半導体障膜を形成する工程と、前記 半導体薄膜に対し窒素を構成元素とする一種類以 上のガスを含む雰囲気中に於いてエネルギービー ムの照射を行う行程を少なくとも有する絶縁膜の 製造方法。
- 3. 発明の詳細な説明

産業上の利用分野

本免明は、例えば確膜トランジスタや半導体メモリー等に用いる事が可能である絶縁膜の製造方法及び確膜トランジスタの製造方法に関するものである。

従来の技術

シリコン半導体において最も使用される絶縁膜 は酸化シリコン膜及び窒化シリコン膜であるが以 下に酸化シリコン膜の形成方法を例にとって説明 する.

従来シリコン半導体に用いられる絶縁膜の形成 方法としては、熱酸化法、気相成長法(CVD法) 及びスペッタ法(PVD法)等がある。

結晶シリコン半導体においては、シリコンと酸化シリコン膜との昇面においてデバイス特性に影響を与えるトラップ等の欠陥準位が少ない良質な酸化シリコン膜が形成できるため熟酸化法が最も一般的に用いられている。

無酸化性は、高温(一般的には1000で以上)に加熱された反応炉中に基板を維持し反応炉中に酸素あるいは水蒸気を導入することにより、酸素がガス中から基板表面へ移動しシリコン膜中に取り込まれることにより酸化シリコン膜が形成される。熱酸化膜の形成速度はガス量(酸素濃度)と酸化物中への酸素の固溶度により決定されるため、充分な酸化速度を得るためには基板温度を充分高温に促っ必要がある。

熱酸化法に比べて低温で絶縁膜を形成する手法 としては気相成長法(CVD法)やスパッタ法 ·(PDV法)がある。

一般的なCVD法による酸化シリコン酸の形成方法としてはシリコンを構成元素として含むガスを協合した雰囲気を熱分解する事により酸化シリコンを形成する方法が用いられる。CVD法は熱酸化法に比べて低温で形成可能であるが、充分な形成速度あるいは電気特性(機電率や耐圧等)を得るためには600 て以上の基板温度が必要である。

またPVD法による代表的な絶縁膜の形成方法としてはスパッタ法が挙げられる。スパッタ法は真空中での荷電粒子によるターケットへの物理となる変を利用するため、熱酸化法やCVD法にかったので低温での成膜が可能であるがピンホールが形成され易いために膜原を厚くしたり多階構成にする必要がある。また段差部での被覆性(ステップカバレージ)が良くないという問題点がある。

発明が解決しようとする課題 酸化シリコン膜の製造方法として一般的に用い

熱酸化法に比べて低温で絶縁膜が形成可能な気相成長法(CVD法)やスパッタ法に代表されるPVD法は低温形成時には良質な絶縁膜が得難く、ピンホールの発生による絶縁不良等の問題が発生する。従来、薄膜トランジスタ等の絶縁膜としてCVD法あるいはPVD法により形成した絶縁膜

を用いる場合には、ピンホールの影響を避けるために絶縁膜の膜厚を厚くしたり、絶縁膜の形成を 2度に分ける、あるいは2種類の絶縁膜を積層することにより絶縁不良の問題に対処している。

CVD法やPVD法により形成した絶縁腹は熱酸化法に対して低温で形成可能であるが、シリコンと絶縁膜界面におけるトラップ単位が熱酸化法に比べて多いためにデバイスの電気特性や信頼性への影響が避けられない。

低温(ガラスの耐熱温度以下)で作成することが 必要不可欠となってくる。実際には良好な絶縁膜 とシリコン昇面を形成するために熱酸化法が用い られる事が多いが、前述のように石英等の高融点 材料を用いざるを得ずコストの点で問題が生じる。

課題を解決するための手段

基板上に半導体障膜を形成し、前記半導体障膜 を酸素、酸素化合物、水蒸気あるいは窒素を構成 元素として含むガスのうち少なくとも1種類以上 の気体を含む雰囲気中で、エネルギービーム(例 えばレーザー光や電子ビーム、赤外線等)の照射 を行うことにより半導体障膜表面にピンホールの 少ない絶縁物薄膜を低温で形成する。

また、前記絶縁膜を弾膜トランジスタ等の能動 素子に応用する場合には、前記絶縁膜層上にさら に第2の絶縁膜を形成することにより活性層と絶 縁膜との外面においてトラップ等の少ない良質な 絶縁膜を形成しつつ、かつ所望の電気的特性を持 つ絶縁膜を得ることが可能である。

作用

可能となる。

また、本発明の製造方法により形成した絶縁膜は、ピンホールが少ないために薄膜トランジスタのゲート絶縁膜として用いた場合絶縁不良を起こす確率が少なく、かつ極薄膜のため静電電を置が大きくずるのN電流を大きくするのが可能である。しかも活性層とゲート絶縁膜の界面での単位密度が少ないために信頼性の向上が図られる。

さらに、本発明の製造方法を用いたゲート絶縁 膜上にさらに問種あるいは異種の第2の絶縁被を 形成する事により、第1層の絶縁膜の絶縁不良の 確率が小さいため第2層目の絶縁膜の膜厚を する事が可能となり、ゲート絶縁膜の耐圧を制御 しつつゲート絶縁膜の容量を増大させ〇N電流の 増大を図る事が可能である。

上記のように本発明の製造方法を用いることにより、電気的特性に優れた絶縁膜を低温で形成することが可能である。

実施例

一般的にエネルギーピームの関射によりシリコン半導体が溶験する時間は非常に短時間に設定されるために、基板へ熱が拡散され基板温度が上昇する前に冷却されるため基板の温度上昇は少なで調が、例えられる。前記の特徴により基板の耐熱性の問題で従来の熱酸化法を用いることができなかった基板材料、例えば低融点ガラス基板等への応用が

以下に本発明の実施例を図面を基に説明する。

第1図は本発明の絶縁膜の製造方法を用いた環 膜トランジスタの実施例の一例である。第1図(a) に示したようにガラス基板1上に非晶質半導体障 膜 2 が形成されており、前記基板に対してN ±0が スを含む雰囲気中においてエネルギービーム(こ こではレーザー光)の照射を行う。第1図回の状 盤でのエネルギーピーム照射によって非晶質半導 体薄膜 2 は部分的に溶融あるいは半溶融状態とな り、雰囲気ガス中の酸素との表面反応を起こし非 晶質半導体薄膜表面に酸化シリコン膜3を形成す る。また、同時に非晶質半導体薄膜はエネルギー ビームの照射により結晶化し多結晶半導体障膜と なる。次いで第1図伽に示すように多結晶半導体 確膜を減圧CVD法等により形成しゲート電極 4 を形成する。第1図にに示すようにゲート電極4 をマスクとして自己整合(セルフアライン)によ りソース、ドレイン電極形成のための不純物(第 1 図dDでは P)をイオン注入により導入する。第 I図OUに示すように注入イオンの活性化を行った

後、トランジスタ部以外の半導体層をエッチング 除去しバッシベーションSioz膜5を形成する。最 後に第1図(e)に示すようにソース、ドレイン領域 のn形低抵抗領域7上の絶縁膜をエッチング除去 レソース、ドレイン電極8を形成する。

本発明の絶縁膜の製造方法を用いて薄膜トランジスタを作成したところ、酸化シリコン薄膜ががラス基板上に低温で形成でき、かつゲート絶縁膜とシリコン半導体界面でのトラップ準位が減少し信頼性が向上した。また、ゲート絶縁膜の静電容量が増大したことによりトランジスタのON電流が向上した。

第2図に本発明の薄膜トランジスタの製造方法 の一例を示す。

基本的なトランジスタの構成は第1図に記載の物と同一であり図中の番号も第1図と対応している。第1図と異なる点は第2図のにおいてエネルギービームの照射により形成した酸化シリコン膜3上に窒化シリコン膜3 をプラズマCVD法により形成し2層ゲート絶縁膜を形成した後に多結

品シリコンを堆積しゲート電極を形成する点にある。

本発明の製造方法を用いた薄膜トランジスタを 作成したところ従来の酸化シリコンを際に比べいは シリコン単層で形成したゲート結縁際に比べい 1層の酸化シリコン膜のピンホールの度がした小り ために第2層目の絶縁膜の膜厚を薄くしても絶縁膜 の確率が少なくなる。従って、ゲート絶縁膜 の絶縁所圧を同上させつつ従来の単層としても に比べゲート絶縁膜の静電容量を向上させる とができ、トランジスタのON電流を向上させる ことが可能となった。

発明の効果

上記のように本発明によれば、半導体確膜の表面に低温で良質な絶縁酸を形成することが可能である。また、絶縁膜の形成と同時に半導体確膜の改質を同時に行うことが出来る。前記特徴を用いて確膜トランジスタを作成することにより半導体層とゲート絶縁膜界面におけるトラップ等の欠陥の少ない良好な界面が形成できトランジスタ特性

が向上し、かつ信頼性の向上が図られた。


本発明を薄膜トランジスタ等に応用することに より機能素子の高性能化及び高集積化が可能であ る。

なお、本発明の実施例には記載していないが、 窒素を構成元素として含む反応性雰囲気中におい てエネルギービームの照射を行うことにより窒化 シリコン膜を形成することもでき同様の効果が期 待できる。また、シリコン以外の半導体に関して も応用可能である。

4. 図面の簡単な説明

第1図は本発明の一実施例である絶縁膜の製造 方法を用いた薄膜トランジスタの製造方法の工程 図、第2図は他の実施例の工程図である。

1 ……透光性基板(ガラス基板)、2 ……非晶質半導体環膜(非晶質シリコン)、3 ……ゲート 絶縁膜(Siox)、3 、……第2 のゲート絶縁膜 (SiNx)、4 ……ゲート電極、5 ……パッシベー ション膜、6 ……ソース及びドレイン電極、7 … … n 形低抵抗領域(P ドープ領域)。 / … ガラス基報 2 …非最質手導体導機 3 … ゲート 記録版 (\$10x級) 4 … ゲート電板 (多昭品シリコン)





特開平4-22127(5)

| … ガラス基板 2 …非晶質半導体導膜 3 … ゲート 絶 縁 膜 (5/02膜) 3'… ゲート絶 縁 膜 (5/Ns液) 4 … ゲート艦 縅 (多結晶シリコン)


5 …パッシベーション機 (5/02機) 4 …ソース ドレイン電 延 7 … れ粉 4& 扱 抗 即


st 1 🔯





第 2 図





S … パッシベーション酸 (SiOを限) A …ソース ドレイン電 極 7 …れ野 仏 松 抗1本

第 2 図

